マガジン
SkyWater 130 nm フルカスタム設計への道
Akira Tsuchiya
- 10本
Xschem と Klayout を中心に Skywater 130 nm をフルカスタムで設計するための情報まとめ．
記事一覧
GF180で電流源
この記事にでてくる回路図は github からダウンロードできます． https://github.com/atuchiya/openmpw-transistor-level-examples/tree/main/current-source BGRの記事…
GF180で Bandgap Reference (BGR)
この記事で使用している回路は github からダウンロードできます． https://github.com/atuchiya/openmpw-transistor-level-examples/tree/main/bgr 基準電圧を生成する …
はじめに: ディジタル回路とアナログ回路
Johannes Kepler University Linz の Prof. Pretl による "Fifty Nifty Variations of Two-Transistor Circuits: A tribute to the versatility of MOSFETs" をテキストに，オープンソースの PDK である SkyWater 130 nm (sky130) を用いて回路設計
もっとみる
CMOS論理ゲートの構成
ここではCMOS論理ゲートの回路構成と動作について説明します．RTL からスタンダードセルを使って回路を合成する場合は論理ゲートの中身を知らなくても設計はできますが，知っておいて損はないと思います．この記事では組み合わせ論理回路 (combinational logic) のみを扱います．フリップフロップなど順序回路は扱いません．
1．論理演算論理ゲートの前に，論理演算とは何かをまず説明しておき
GF180レイアウト設計: 基板・ウェルの扱い
この記事ではレイアウト設計で特に分かりにくい基板・ウェルの扱いについて，GlobalFoundries 180 nm プロセスを題材に説明します．
レイアウトと製造工程の基本的な事項は以下の記事を参照してください．
1．基本のおさらい基板・ウェルの挙動の話をする前に，半導体の性質についておさらいしておきます．
1.1 n型半導体
シリコンにドナーをドーピングして電子が余っている半導体．ドナ
GF180で電流源
この記事にでてくる回路図は github からダウンロードできます．
https://github.com/atuchiya/openmpw-transistor-level-examples/tree/main/current-source
BGRの記事で基準電圧の作り方を解説しましたが，こちらは電流の作り方です．まずカレントミラーのバリエーションを説明し，その後自己バイアスによる電源電圧・
XSCHEM の使い方 その2：基本的な素子の使い方
1．はじめにここでは XSCHEM で使う基本的な素子について説明します．XSCHEM でのシミュレーションの流れについては使い方その1を見てください．
XSCHEM で使えるシンボルにはおおきく分けて3種類 (Verilog とかを考えるともうちょっと分類することも可能ですが) あります．
回路図のノードに対応するもの
回路素子に対応するもの
制御用の要素
2．回路図のノードに対応する
GF180で Bandgap Reference (BGR)
この記事で使用している回路は github からダウンロードできます．
https://github.com/atuchiya/openmpw-transistor-level-examples/tree/main/bgr
基準電圧を生成する BGR (BandGap Reference) 回路を設計します．さまざまな要因に対しても変動しない電圧・電流はアナログ回路では特に重要なものですが，P
GF180でオペアンプ設計してみよう
PDKがオープンソースになってる GlobalFoundries 180 μm (GF180mcuC) で一番基本的な2段オペアンプを設計します．実行しているシミュレーション用のファイルは以下の github リポジトリの opampディレクトリからダウンロードできます．
1．トランジスタの素性を調べる回路を作る前にトランジスタの素性を知っておく必要があります．アナログ回路設計で重要なのはドレイ
OpenMPW FAQ
OpenMPW についてよく知らないという人のために，よくある疑問点をまとめました．
OpenMPW関連OpenMPW とは？
MPW = Multi Project Wafer，つまり1枚のウェハ上に複数の設計を載せるということです．シャトルサービスと言うこともあります．従来のLSI設計はNDA (秘密保持契約) を締結して PDK (Process Development Kit) を入手
レイアウト設計超入門: 番外編 Siliwizでお絵描き
Siliwiz でお絵描きします．
1．ロゴを作ろうオープンなLSI設計の情報交換をするコミュニティを作ろう，という話があって会の名前どうしよう，という話になりました．チップのこと「石」って言うし石にまつわる何かいいんじゃない，とか言ってたらそのまま「ISHI会」という名前に．Discord で活動してるんですがなんかアイコン作ろうという話になって，適当に Siliwiz で描いたのが採用された
レイアウト設計と集積回路製造プロセス
集積回路の設計は最終的にはレイアウト (マスクデータ) を工場に提出 (テープアウト) することで完了します．おそらく最も簡単なレイアウト設計ツール Siliwiz を下の記事で紹介しました．
しかしこのレイヤーはなんでこんなにたくさんあるんだ．配線はまぁいいとして p とか n で始まるやつが6種類もあるのは何なんだ，という人のためにレイアウト設計で使われるレイヤーの意味を解説します．
1．
レイアウト設計超入門: Siliwiz で遊ぶ
1．レイアウト設計ICの設計は最終的にはレイアウト (マスクデータ) と呼ばれる図面を描くことです．製造工場にレイアウトを送り，その図面に従ってフォトマスク (レチクル) が作られ，フォトリソグラフィでICが製造されるわけです．(もしかしたらEB直描かも知れないけど．)
ではIC設計者はみんなレイアウト描いてるのか？ というとそうでもないです．面倒臭いから．デジタル回路はほぼ自分でレイアウト描く
IIC-OSICによるオープンソース設計環境のセットアップ
0．更新履歴2023/10/06 ISHI会版 Docker について追記，IIC-OSIC TOOLSの名称変更に対応
1．IIC-OSIC について1.1 IICの紹介
この記事では Institute for Integrated Circuits (IIC), Jophannes Kepler University Linz (JKU) がメンテナンスしているツールセットを用いてオープ
OpenMPW Walkthrough: 3 自分の設計を組み込む
この記事では自分の設計を user_project_wrapper に組み込むためにどういうファイルを用意るえばいいかを説明します．
1．RTLファイルの作成1.1 ユーザモジュールの作成
デジタル回路設計の核になるのは HDL による RTL (Register Transfer Level) の設計です．Caravel のフローでは Verilog を使用します．
トップディレクトリの下の
OpenMPW Walkthrough: 2 セットアップとサンプルの動作確認
Caravel をセットアップして，同梱されているサンプルを動かすところまでを試します．
1．Caravel の取得Caravel は githubから取得できます．git clone してもいいですが，自分アカウントにリポジトリを作成しましょう．どうせあとで github にリポジトリは作ることになりますので，最初から作る方がよいです．
Quick Start に従って，リポジトリを生成します
OpenMPW Walkthrough: 1 はじめに
OpenMPW でテープアウトするまでの一連の作業を解説します．まずはじめに参考情報と注意事項などを．
1．情報源OpenMPW は日々アップデートされていますので，あたりまえですが公式のドキュメントを読みましょう．Caravel の内容についてはこちら．
そして使い方については github の Quick start です．
また，テープアウトまでの一連の流れは efabless公式の動
LTspiceで電子回路のお勉強：トランジスタの特性解析
さてトランジスタです．電子回路の主役と言ってもいいでしょう．端子が3つ (場合によっては4つ) あったりしますが，そこまで複雑なものではないのでじっくり解析していくことにします．
1．npnトランジスタの特性1.1 回路図の作成
LTspice で，コンポーネントから "npn" を選んで配置します．なお，npn2 とか npn3 とかありますがシンボルの見た目が違うだけです．トランジスタの特