【半導体のつくり方〜前編〜】今と未来がわかる半導体 要約③【画像付き】
こんにちは。
都内でひっそりと生きる専業主夫です。
昨日4/23（火）のNY株式市場ではダウ・S&P500・ナスダック全て続伸し、それを受けて日経平均も順調に上昇しています。
私は現在ポジションを解消しているため、今の地合いには乗れていませんが、明日からの日銀金融会合や決算発表シーズンを迎え上下に大きく変動する可能性があるため、一旦様子見期間にしたいと思います。
年初での半導体セクターへの集中投資が功を奏し、年初来から今月半ばまででは10％弱資金を増やすことができています。ノーポジの際に株価が上昇していると思わず買い注文を入れたくなりますが、経験上何の考えも無しに飛びつくと大抵失敗します。
とにかく焦らず、長く相場で生き残ることを重視したいと思います。
さて、今回は「今と未来がわかる半導体」の第3回の要約記事となります。
前回の記事の繰り返しになりますが、この本については
半導体の基本
半導体のしくみ
半導体のつくり方
半導体業界を探る
半導体の最新事情
半導体の歴史と未来
という構成となっています。その中で、特に参考になった1～3の内容について、3回に分けて要約していきます。
最終回となる今回は、3の「半導体のつくり方」についての要約となります。
今回の記事を読めば、複雑な工程である半導体製造の一連の流れを理解することができます。
※1の「半導体の基本」、2の「半導体のしくみ」については、こちらから参照ください。
③半導体のつくり方（前編）
設計工程
①仕様設計（システム設計）
完成品を搭載する製品が必要とする処理スピード、消費可能な電力、サイズや価格などの仕様を決める
②機能設計
仕様を実現するために必要な機能を示すブロック図をつくる
③論理設計
各機能ブロックを論理回路に変換した図をつくる
④回路設計
論理回路をトランジスタレベルの回路ブロックに変換する
⑤レイアウト設計
トランジスタ回路ブロックを配置したり、配線を施したりする
⑥フォトマスク作成
レイアウトをもとにしてフォトマスクをつくる
→このフォトマスクがいわゆる設計図で、次の製造工程では、フォトマスクをもとに半導体チップをつくっていく。
シリコンウエハ製造①
①ケイ石の採取
②金属シリコンの製造
還元反応でケイ石を分解（※）し、高純度の金属シリコンにする
※ケイ石と一緒に石炭、コークスなどの炭素を電気炉に入れて大電流を流すと、1500～2000℃の電気炉内でケイ石が溶融し、ケイ石から酸素が分離することで純度98～99％の金属シリコンができる。
※ケイ石は極めて安定した物質であるため、電気炉で分解するには多大なエネルギーを必要とする。それだけのエネルギーを得るには大量の電気を発生させなければならず、電気代が高額になる。そのため、日本よりも電気料金の比較的安い国（中国、ブラジル、南アフリカなど）から輸入するのが一般的である。
③多結晶シリコンの製造
シーメンス法で金属シリコンを高純度化し、多結晶シリコンをつくる
④単結晶シリコンインゴットの製造
CZ法で多結晶シリコンを溶かし、単結晶シリコンの棒状の塊をつくる
⑤単結晶シリコンインゴットの加工
単結晶シリコンインゴットをスライスし、研削・研磨する
シリコンウエハ製造②
●多結晶シリコンをつくる
多結晶とは、原子の配列が部分的にしか規則正しく並んでいない結晶のこと。そのため、電子が動きにくい（電子移動度が小さい）。
・シーメンス法
純度の高い金属シリコンに水素と四塩化ケイ素を反応させたトリクロロシランを蒸留精製し、純度を極限まで高める。その後、反応炉で水素と反応させ、シリコンを析出する。もう少し噛み砕くと、金属シリコンをガス化して沸点の異なる成分を分離し、不純物を取り除いて高純度化した後、元のシリコンに戻す。
これにより、半導体グレードと呼ばれる99.999999999％（イレブンナイン）の高純度多結晶シリコンができたら、それをもとにして単結晶シリコンをつくる。
●単結晶シリコンをつくる
単結晶とは、原子の配列が規則正しく並んでいる結晶のことで、高性能な半導体デバイスの製造のためには、電子が動きやすい（電子移動度が大きい）ことが必要になる。
・CZ法
多結晶シリコンを砕いてるつぼに入れ、高周波加熱でシリコンを溶かす。シリコンの融点はおよそ1400℃なので、それ以上の温度に高める必要がある。その後種結晶といわれる単結晶のもとをシリコン誘液に浸し、ゆっくり回転させつつ引き上げる。これで単結晶シリコンのインゴット（棒状の塊）の完成である。
シリコンウエハ製造③
①単結晶シリコンインゴットを規程の長さに切断し、外周を研削する。研磨の際には結晶方位を示すノッチ（V字型の切り欠け）やオリフラ（円盤の一部を直線的にカットした平部）を入れる
②ワイヤーソーなどでインゴットを1mm程度の厚さに切断し、ダイヤモンド砥石で外周を研削・研磨する
③エッチングにより、ウエハ表裏面の化学的な研磨を行う
④ウエハの表面を化学薬品と超純水で洗浄し、検査を行う
現在、世界の主流になっているのは12インチ（300mm）のウエハだが、用途によっては8インチ（200mm）や6インチ（150mm）も使われている。ウエハ口径を大きくすることにより、ウエハ1枚あたりの取れ数が増えるため、コストを下げることができる。しかし、それに製造装置などすべてを対応させる必要があることから、半導体工場を建設する際の初期投資が拡大するというデメリットがある。
前工程（デバイス形成）～洗浄
前工程とは、シリコンウエハ上に半導体チップをつくり込む工程を指す。前工程は製品にもよるが、細かく分けると数百工程にもなり、ウエハを投入してから完成までに2～3ヶ月、長いものでは半年近くかかる。
大きく分類すると、①デバイス形成、②配線形成、③ウエハ特性検査の3つの工程からなる。①と②の中にもいくつかの工程があり、それを何度も繰り返して半導体チップをつくり上げていく。
洗浄は、ウエハをきれいに洗い、細かい汚れや不純物を取り除く作業である。洗浄の方法は薬液や超純水を用いるウェット洗浄、オゾンやプラズマなどを用いるドライ洗浄などがあるが、ウェット洗浄が一般的である。
ウェット洗浄装置は、複数枚のウエハを同時に洗浄するバッチ式と1枚ずつ洗浄する枚葉式（まいようしき）の2種類に分けられる。バッチ式は複数枚をまとめて処理することでコストパフォーマンスを高めることができるが、1枚ずつでないと最適な処理が難しいケースもあるため、枚葉式と使い分ける。
前工程（デバイス形成）～成膜
シリコンウエハ上に半導体チップをつくり込むためには、ウエハの表面にさまざまな種類・組成の薄い膜をつくる必要がある。デバイス間や配線間を分離する絶縁膜、配線の際に仕様する導体膜などといった膜をつくる工程を成膜という。
●3種類の成膜方法
①熱酸化法
ウエハを高温の酸化炉に入れ、酸素ガスによってシリコンと酸素を反応させることで、シリコン酸化膜を成長させる。
②CVD（Chemical Vapor Deposition）法
日本語では化学気相成長法といい、膜の材料となる原料ガスをチャンバという反応炉内に入れ、化学触媒反応を利用して成膜する。
③スパッタ法、PVD（Physical Vapor Depositon）法
日本語では物理蒸着法といい、超高真空をつくりターゲット（堆積させたい膜の素）にアルゴン原子を高エネルギーでぶつける。それによって弾き出されたターゲット構成原子をウエハ上に付着させることで成膜する。
前工程（デバイス形成）～フォトリソグラフィ
前工程において、メイン工程といえるほど重要なのがフォトリソグラフィだ。具体的には、フォトマスクと呼ばれる転写用原版に描かれている回路パターンを、ウエハや成膜した薄膜の上に照射、露光して転写する。端的に言えば、「ウエハに光を照射して回路パターンを描く工程」である。
①フォトレジスト（感光剤や有機溶剤からなる液状の化学溶剤のことで、光に反応して変化する）をウエハに塗布する。露光時に光が当たった部分が現像液に溶けるポジ型と、光が当たっていない部分が溶けるネガ型があり、現在ではポジ型が主流になっている。
②フォトレジストをスピンコートと呼ばれる装置でウエハの上に滴下しウエハを高速回転させると、均一なレジスト薄膜が形成される。
③プリベークという熱処理を施す。ウエハを100℃前後で加熱し、フォトレジスト内に残存する有機溶剤を揮発させ、除去する。
④露光を行う。ステッパという装置を使い、光に照射することによって、フォトマスク上の回路パターンをフォトレジストに転写する。
※ちなみに、世界のステッパ市場はオランダのASMLの独壇場である。特に最先端プロセスで仕様されるEUV露光機に関しては、同社以外に製造できるメーカーがなく、市場シェアの100％を握る。価格は1台あたり数百億円にものぼる。
⑤最後に現像を行う。ポジ型のフォトレジストの場合、露光で光に当たってい残っている部分を現像液で溶かす。ネガ型の場合、光で当たっていない部分を溶かす。そして、溶けずに残ったレジストマスクの部分の下の層が最終的に回路になる。
このまま書き進めると1万字近くの長さになってしまうため、いったんここで区切り、③半導体の作り方（後編）に続きます。最後には、工程ごとの主力企業についてもまとめていますので、参考になれば幸いです。
それでは、今回はこちらで失礼します。
この記事が気に入ったらサポートをしてみませんか？