一つとして同じチップは存在しない
チップのばらつきをディープデータ分析により相殺
半導体プロセスが縮小し続けるにつれて、特に大面積の複雑なチップの場合、デバイスの製造パラメータをウェハ全体だけでなく、個々のチップ全体（または内部）でも制御することがますます困難になってきています。 この問題に対する今日の標準的なアプローチは、最悪のケースを想定し、考えられる最悪のシナリオに対応する最善とは言えない策を考えることですが、このようなことはもう必要ありません。
オンチップ・バリエーション（OCV）とは？
チップスは雪の結晶のようなものだといえるでしょう。同じように設計されたすべてのトランジスタが、特定のチップ上またはウエハー上で同じように動作すると期待するのは普通のことです。結局のところ、それらはすべて同時に同じ方法で処理されるのに、なぜ特性が異なるのでしょうか? しかし実際には、一見同一に見えるこれらのトランジスタが異なるのには多くの理由があり、ちょうど雪の結晶のように、一見同じように見えても、詳しく調べてみると同じものは 2 つとないことがわかります。この現象はオンチップ・バリエーション (OCV) と呼ばれ、いくつかの要因によって引き起こされます。
プロセスの変動
すべての半導体プロセスがウエハー全体にわたって均一な結果を生み出すことが理想的です。これにはプロセスの縮小に伴い、ますます厳しい公差に合わせてパターン化する必要があり、プロセスの形状だけでなくドーピング濃度や膜厚、その他のプロセスも含まれます。直径 300mm のウエハー全体で 2nm の膜厚 ±4% を保証することの難しさは想像に難くありません。
半導体製造装置メーカーの Lam Research は、以下のイメージで 1つのプロセスがウエハー全体でどのように変化するかを例として示しました。[1]
色のグラデーションは、ウエハー全体にわたる何百ものプロセスのうちの 1 つの変化を示しています。これは主にウエハーの端から中心 (同心リング) までのツールの性能の違いによるものですが、不規則な形状を引き起こす他の要因によるものもあります。Lam氏は、磁北に対するツールの向きであっても、プラズマ エッチング プロセス中に不規則性が生じる可能性があると指摘しています。
このイメージは、単一のツールと単一のプロセスを表しています。 半導体ウエハーは 100 を超える同様のプロセスを使用して製造されるため、最終的には 100 を超えるパターンが重ねられたウエハーになります。これは、ウエハーの表面上のすべてのトランジスタが、何十億ものトランジスタと異なる動作をする十分な理由があることを意味します。
このブログ投稿の焦点はトランジスタですが、抵抗、寄生容量、さらには相互接続など、他の回路要素も影響を受けます。
このウエハー上の 1 つのチップには、この画像の複数の色が含まれており、おそらく緑、黄色、オレンジのゾーンにまたがっています。 チップが大きくなると、予想される変動も大きくなります。 これは、これらのプロセスの変動により、単一チップ全体でもトランジスタの性能が異なることを意味します。 同一になるように設計されたトランジスタは、他のトランジスタよりも遅い場合や速い場合、またはリークが多い場合やリークが少ない場合があります。
環境変動
プロセスの変動は全体の一部にすぎません。OCV に加えて、他の側面も先進的な IC のばらつきに影響を与えます。チップ自体は均一な動作環境ではなく、チップのさまざまな部分は他の部分よりも多くの電力を消費し、その結果、チップ内にホットスポットが発生します。これはチップ設計時に考慮すべき重要事項であり、レイアウトエンジニアはチップ全体の熱放散を均一にするために最善を尽くしています。彼らエンジニアは（いくつかの素晴らしい CAD ツールの助けを借りて）素晴らしい仕事をしますが、完璧なバランスに到達することは決してありません。予想される動作温度は、CAD プログラムによってサーマルマップにマッピングできます。サーマルマップは、どの部分がより熱く動作するか (赤)、どの部分がより低く動作するか (青) を示す色を使用します。 ブラウン大学の SCALE 研究所が提供した熱マップの例を下の画像に示します。
当然のことながら、2 つの同一のトランジスタの一方がレッド ゾーンにあり、もう一方がブルー ゾーンにある場合、互いに異なる動作をします。
これらのゾーンは静的ではありません。ホットスポットは、実行される操作の種類に応じて移動します。マイクロプロセッサ・チップを考えてみましょう。信号処理を実行している場合、多数の積和演算が必要になります。チップの浮動小数点ユニット (FPU) は大量の計算を実行し、大量の電力を消費するため、ホットスポットがFPUの近くに発生します。 別の時点で、プロセッサは信号処理を停止し、データの並べ替えを開始する可能性があります。ソート中、プロセッサはデータをチップに移動し、時折その値をチェックしてから、外部メモリの別のアドレスにデータを移動するだけです。ホットスポットは FPU から離れ、データが送受信されるチップのインターフェイス部分に向かって移動します。
ホットスポットがチップ上で移動すると、2 つのトランジスタの動作環境が変化します。まず、トランジスタ A が低温で、トランジスタ B が高温になり、次に、トランジスタ B が低温になり、トランジスタ A が高温になります。 これらの状態をモニタリングしたり、各トランジスタが温度変化に対してどの程度敏感であるかを理解したりする方法がなければ、チップは絶対的な最悪のケースに対応できるように設計する必要があります。
設計者は、非常に広範囲の未知の温度にさらされると、トランジスタの性能があらゆる性能範囲にわたって変化することを想定する必要があります。これは、proteanTecs が各チップの奥深くでチップのパフォーマンスを監視する手段を導入する以前は、業界で最もよく知られていた慣行でした。
違いを測定する
設計者が個々のチップ内の特定のゾーンのパフォーマンスについてある程度の明確な対策を検討するための情報を得ることができれば、絶対的な最悪のケースを考慮して設計するのではなく、差異に対応して最高のパフォーマンスを提供するように設計を行うことができます。
ここで、ディープデータチップテレメトリが登場します。proteanTecs は、チップ内のモニタリング対象回路の近くに埋め込まれた「エージェント」と呼ばれる小さな測定回路を使用して、チップの健全性とパフォーマンスをモニタリングします。これらのエージェントは非常に小さいため、チップのサイズやコストを増加させることなく、チップ全体の戦略的な場所に広く分散させることができます。次に、測定結果を proteanTecsの分析プラットフォームに報告し、そこで機械学習アルゴリズムが徹底的な評価を提供し、チップのその部分のパフォーマンスを調整するために使用できます。これにより、メーカーはチップの動作をより詳細に把握できるようになり、それに伴いチップのパフォーマンスをより細かく制御できるようになります。
たとえば、複数のコアを備えたチップでは、1 つのコアをより高速に実行できる一方で、この新たに発見された可視性に基づき別のコアの速度を下げることができます。これは、今日最もよく知られている方法を使用して通常行われているような、絶対的な最悪のシナリオに備えてチップ全体を常にガードバンドで保護する必要がなく、追加のコストや電力消費なしで大幅に優れたパフォーマンスを達成できることを意味します。
このアプローチには、いくつかの重要なメリットがあります。
エージェントはチップ内に広く存在するため、チップ全体に関するデータだけでなく、チップ内の複数のブロックに関するデータもキャプチャできます。これにより、チップのメーカーは、生産中と現場での運用中に、チップ内の複数の戦略的な場所における実際の変動を可視化できるようになります。
エージェントはデータをいくつかの次元で測定します。 これらは、今日最もよく知られている方法では捉えられない現象 (リークなど) を測定するように設計されており、そのほとんどは遅延のみに焦点を当てています。
proteanTecs は、OCV およびその他の変動要因がチップ全体のパフォーマンスにどのような影響を与えるかについての明確な対策を検討するための情報を提供します。 変動はプロセスに起因するのでしょうか? 熱勾配？ 他に何か？ それはチップのパフォーマンスのさまざまな側面にどのような影響を与えますか?
測定から明確な対策を検討するための情報まで
以下のイメージは proteanTecs の先進的分析プラットフォームから取得したもので、個々のチップに分割されたウエハー全体を表しています。各チップは、広範囲にわたるエージェントによってカバーされています。色は、エージェントの測定値が同じチップ内の関連するすべてのエージェントの平均とどのように比較されるかを示し、ウエハーマップ上に表示されます。
ユーザーは、包括的かつ全体的なアプローチのために、分析プラットフォームで表示するエージェントまたはパラメータを選択できます。
以下は、単一チップの詳細なパラメトリックビューであり、埋め込まれたエージェントを表す点が広範囲に広がっています。赤い点は、選択したパラメータの値が平均を大幅に下回るエージェントを表し、緑の点は、値が平均を大幅に上回るエージェントを表します。平均的なドットはオレンジ色で、他の色合いはこれらのレベル間の値を表します。
ディープデータチップテレメトリは、他の方法ではテストできない動作パラメータを可視化します。これらはすべて、チップとウエハーの両方で同じパラメータに対して比較され、この 1 つのチップが他のチップと比較してどのようなパフォーマンスを期待できるかについて明確な対策を検討するための貴重な情報を提供します。現在、チップの性能と信頼性を向上させるために変動を補正する方法を見つけるのはチップメーカーの責任なのです。
誰がどのような恩恵を受けるのか？
こうした情報は、新製品の導入段階で新しいチップ設計の特徴を決定するエンジニアにとって非常に貴重です。このチームはチップの変動性を明確に理解しているため、チップの動作を理解するのに役立ちます。その後、問題がプロセス パラメータに起因する場合はこの情報をプロセス エンジニアに、設計調整が必要な場合はチップの設計チームにフィードバックできます。これは、会社全体の歩留まりを向上させ、チップ全体でより均一な動作を実現するのに役立ちます。この高いレベルの測定解像度により、チームは問題の原因を推測するのではなく、理解した問題の解決に努めるため、チーム間のコラボレーションが生まれます。
変動を継続的に可視化することは、特定のチップが現場で故障する可能性が高いかどうか、また特定の回路が他の回路よりもその故障の原因である可能性が高いかどうかをエンジニアが判断するのにも役立ちます。これにより、エンジニアはチップの一部を再設計する必要があるかどうかを知ることができます。ディープデータは、潜在的な問題領域を特定し、市場不良を軽減または排除する賢明な意思決定を行うのに役立ちます。
デバイスが生産に入った後、システムレベルまたはアプリケーションレベルの設計者は、同じアプローチを使用して、チップの使用方法についてより適切な決定を下すことができます。彼らは、チップのバリエーションが実際にどれほど強力であるか、そしてそれが実際のアプリケーションでチップのパフォーマンスにどのような影響を与えるかを深く理解できるようになりました。
結論
高度なプロセスでは、現在の標準的な技術では十分に測定できないチップのばらつきが生じる可能性があります。高カバレッジのディープ・データ・テレメトリを組み込んだ先進的なチップは、その内部性能を高解像度で見ることができ、それがこのばらつきによってどのような影響を受けるかを明らかにすることができます。このデータを武器に、チップ設計者は設計を改良して補正し、プロセス・エンジニアはプロセスを改良してOCVを低減し、アプリケーション・エンジニアとシステム設計者はシステムをチューニングして性能を向上させるだけでなく、潜在的な故障を事前に可視化することができます。
[1] Evolution of across-wafer uniformity control in plasma etch,Semiconductor Digest, August 2016
https://sst.semiconductor-digest.com/2016/08/evolution-of-across-wafer-uniformity-control-in-plasma-etch/#