放送大学 物質・材料工学と社会（’１７）第11回　情報機器Ⅰ電子材料

CMOS完全に理解した。

シラバス

シラバス検索 (「2019年度 1学期 」「物質・材料工学と社会」で検索すると出る。直リンページはないらしい)
https://www.wakaba.ouj.ac.jp/kyoumu/syllabus/SC02060200201/initialize.do
物質・材料工学と社会（’１７）
Materials Science and Engineering in Our Society ('17)
主任講師名：谷岡　明彦（東京工業大学名誉教授）、里　達雄（東京工業大学名誉教授）

- 電子材料
- 執筆担当講師名：谷岡　明彦（東京工業大学名誉教授）
- 放送担当講師名：谷岡　明彦（東京工業大学名誉教授）
- ゲスト：森　健彦（東京工業大学教授）、秋鹿　研一（東京工業大学名誉教授）

概要

- 半導体電子部品の基礎をなすのはMOSFET (Metal-Oxide-Semiconductor Field Effect Transistor)である。半導体p-n接合において、フェルミ準位はn型ではバンドギャップの上端に近くp型では下端に近い。そのため接合面ではフェルミ準位一定とすると伝導帯、結合帯ともにp型の順位が上がり、接合面付近はホールも電子も進入できない空乏層となる。準バイアス(p->n)の電圧をかけるとp-n間の順位差が縮まり空乏層にホールや電子が進入、再結合するため電流が流れるが逆バイアスでは順位差が拡大し電流が流れないという一方向性がある。MOSFETではp型Si基盤にn-p-n接合を形成し、p型層の上にSiO2の絶縁層をはさんで金属のゲート電極を、2つのn型層に金属のソースとドレイン電極を接続する。ゲート電圧が0のときソースドレイン間はn-pとp-nの2つの接合のため常にどちらかで電流が流れない。ゲート電圧をかけるとゲート-絶縁層-p型層はキャパシターとなりp型層に電子がたまり反転層を形成する。ソースとドレインにつながるn型層間をゲート電圧に比例する電流が流れ、真空管と同様の増幅機能を実現する。以上はn型チャネルMOSFETの例で、p型とn型を入れ替えp-n-p接合を用いるp型チャネルMOSFETもある。

- CMOS (Complementary MOS)インバーターはnチャネルMOSFETのとpチャネルMOSFETのドレインどうしを接続しそれを出力に接続し、両者のゲートを並列に入力に接続する。nチャネルMOSFETのソースを低電位(グランド)に、pチャネルMOSFETソースを高電位Vssに接続する。入力に高電位Vssをかけるとnチャネルがオン、pチャネルがオフとなり出力はnチャネル側の電位(低)となる。入力に低電位(グランド)をかけるとpチャネルがオン、nチャネルがオフとなり出力はpチャネル側の電位(高)となる。スイッチが切り替わる瞬間のみ電流が流れるため低消費電力である。

- 集積回路の製造ではフォトリソグラフィーが用いられる。半導体ウエハーに酸化シリコンをつくりレジストをスピンコーティングで塗布し、レーザー光でマスクの回路パターンを焼き付ける。ポジ型の場合には感光剤にキノンジアジド系化合物+フェノール系樹脂が用いられ、N2Na基が光に反応してアルカリ可溶となるため感光部分をアルカリで除去する。ネガ型では感光剤にビスアジド系化合物+環化ゴム系樹脂を使用し、N3基が光に反応しN2が分離して重合する。この後エッチング、レジスト除去により回路パターンが形成される。レーザー光は微細化に伴い短波長化が進んでいる。

- 携帯電話の普及により不揮発性メモリの一種フラッシュメモリーが多く使われている。その基本素子はMOSFETに似ているが、通常のゲート(コントロールゲート)の下に絶縁層で囲まれた「浮遊ゲート(多結晶Si)」が存在するのが特徴である。通常はMOSFETと同様にゲート電圧をかけると電流を通すようになるが、書き込みのためにドレインに非常に高い電圧をかけると電子-正孔対が発生し一部の電子がトンネル効果により浮遊ゲート内に侵入して閉じ込められる。これは外部電圧がなくても10年程度持続し、ソース-ドレイン間電流をブロックする方向に働くためより高いゲート電圧が必要となる。この違いから書き込みの情報を読み取る。書き込み速度はDRAMより遅いが読み込みは同程度。

- CD (Compact Disk)は、高さが1/4波長異なる2つの面からの反射波が干渉で弱まることを利用する。CDの記録面はアルミニウムでレーザービームの半分ぐらいの幅で深さが1/4波長程度の溝が一部に刻まれており、溝のある部分を1、ない部分を0として記録することができる。

- 集積回路の微細化についてはムーアの法則が続いてきたが、p型、n型の不純物の濃度がppmオーダーであり、20nm程度が原理的な限界ではないか。

感想

講義でのCMOSインバーターの説明、いまいち何を言っているのかわかりにくかったのですが、後でWikipediaを見るとこれは論理NOT回路(0と1をひっくり返す)という計算になっているということで、ああなるほど、という感じです。フラッシュメモリーの素子もMOSFETによく似た仕組みとは知らなかったです。へー。

ムーアの法則がどこまで続くのか議論があるところですが、確かにフォトリソグラフィーの微細化技術の限界だけでなくバルク不純物が構成できない(ドープ原子1個以下になってしまう)という限界もありますね。講義は3年前のものですが最近の7nmとか言っているのはいったいどうやっているのだろう？？？

目次ページリンク