半導体産業において現在の日本が置かれている立ち位置は？
半導体関連について、このような記事を見かけた。著者は金融関連の方であるようだ。
日本政府が「2600億円」を追加で突っ込む…「ラピダス」が日本経済成長のカギを握るワケ - 現代ビジネス
論点が違うところにある気はするのだが...
専門外の領域であるから、ビジネス視点で俯瞰したというところであろう。基本的観測などを含めて語られているが、最先端半導体を製造するには、あまりに高すぎるハードルが待ち構えている事に対しての認識を記事からは感じることはできない。
そこで、半導体関連の基礎的な理解から、記事での認識について不足している知識について触れてみようと思う。
半導体の製造プロセスとは？
まず、最初に注意しなければならないのは、プロセスの配線幅がもはや何を指している数字なのか。業界の人でも分からないという事実。65nmプロセスまではゲート長の事を指していたのが、既に45nmプロセス辺りから怪しいという証言を得ることができた。つまりIBMの2nmプロセスというのは単なるバズワードと理解した方が良いという事である。
実際のところ、Intel 10nmとTSMC 7nmでは性能差はほぼ無い。
ちなみにIntelは自前の製造工場（Fabと呼ばれる）を保持している事に対して、ライバルのAMDやNvidia、Appleは設計のみ行い、製造そのものはTSMCに委託している。
更に、Intelは最後までモノリシックプロセスに拘った。モノリシックとは、CPUを構成する全ての要素を一度に感光させる技術。モノリシックでは最良品なら最高性能は出せるものの、露光の時点で歩留りは悪くなる。
ところが、TSMCのプロセスを使用するライバル、AMDは全く異なるアプローチ。最高性能のコアでなくとも、一定以上の性能を満たすCPUコア、コンシューマ向けCPUであるRizenプロセッサー同等のCPUコア。それをスケーラブルに展開してサーバー、ワークステーション向けプロセッサーであるEPYCプロセッサーも製造されているとは言われる。更にそれらを超高速通信を行うインターコネクトInfinity Fabricで複数のコアを繋ぐチップレットという方式が採用されている。このチップレットにおいてはCPUコアの製造プロセスとCPUを載せる基盤のプロセスが違ったとしても最適なプロセスで自由に組み合わせを行う事が可能になる。しかし、ナノメートル単位の超微細領域において、このような積層を行うには非常に高い製造技術が必要とされる。
つまり、300mmウェハーで全てのCPUの構成要素を感光させるモノリシックよりも歩留りが大きく改善する。Intelのサーバー、ワークステーション向けプロセッサー、Xeonプロセッサーの最高性能品はCPU1個で80万円以上。これは歩留りの悪さが価格に転嫁された結果とも言える。
しかし、AMDのEPYCプロセッサーではチップレットが採用されるため、歩留りは大きく改善し（安定した性能を出すことのできるRizenコアをより多く搭載したとも言える）結果としてXeon同等以上の性能ながら、価格を抑える事にも直結している。
余談だが、日本が誇るスーパーコンピュータ富嶽の3倍の性能を叩き出した、米 オークリッジ国立研究所のスーパーコンピュータFrontierは全てAMD EPYCプロセッサー、Radeon Pro GPUで構成されているという。
更に今年には稼働するという米 ローレンス・リバモア国立研究所のスーパーコンピュータSierraは最新世代のAMD CPU、GPUで構成され、富嶽の7倍の世代を叩き出すと予想されている。
さて、Intelも遂にモノリシックからチップレットでの製造に着手した。もはや背に腹はかえられぬ状況であったのは間違いない。
さて、プロセス配線幅に話を戻すと、もはや2nmという配線幅が本当なら、量子効果であるトンネル効果が起きてもおかしくない領域に突入してしまう話になってしまう。
Intelはかつて世界最先端のプロセスを誇り、他の半導体製造Fabの2年先を行っていると言われてきた。少なくとも14nm FinFETまでは。
しかし、将来のプロセス微細化に向け、トンネル効果が起きることを視野に入れ、銅配線、シリコン・オン・インシュレーター（SOI、絶縁技術）ではなく、銅よりも導体抵抗は増えるものの、絶縁性能が向上する事から、コバルト配線技術に着手した。
ところがLabレベルでは恐らく上手くいったコバルト配線技術が、実際にFabを稼働させて量産段階に入り、一般的なCPUの動作周波数で駆動させてみると、配線が焼き切れてしまうという、技術の根幹を揺るがす事態に陥ってしまった。
これが決定打となり、Intelの新プロセス技術は大幅な見直しを図る必要に迫られ、結果として、2年先行する半導体製造プロセスから、2年遅れた製造プロセスとなってしまった。
IntelのCPUのコードネームが「～Lake」という名称で作られ続けたのは「Skylakeアーキテクチャ」のまま、進歩出来なかった事を象徴している。
最先端半導体製造におけるアーキテクチャ設計の重要性
さて、記事の内容に目を移してみると、IBMの2nmプロセスという名称を完全に鵜呑みにしている嫌いがある。
業界関係者に聞き取りを行っても、ラピダスの先行きには否定的な意見の方が多い。CPU、つまりロジックであれば、回路の設計技術が真っ先に問われる。
70年代までの半導体黎明期を支えた日本人半導体技術者は、まさに世界に冠たる技術を持ち合わせていた。ところが日米半導体摩擦により、日本の半導体産業は最先端のロジックを開発する方向性を封じられてしまった。この点については、またの機会に触れてみたいと思う。
そこから既に半世紀を経ている。現時点での最先端アーキテクチャを設計できるのは、ほんのひと握りの技術者に限られる。中でもIntelを二度倒した男と称されるジム・ケラーの業績はあまりに有名なものである。これは、たった一人の大天才が業界のパワーバランスすらひっくり返してしまうという好例である。
この事について、記事では何も触れられていない。
ジム・ケラーの偉大な業績についても、またの機会に触れてみたいと思う。
製造技術においても然り。半導体生産装置において、東京エレクトロン、ディスコなど日本企業のプレゼンスは大きい。しかし、それらを手懐けて製造を行うのは全く別の話である。
エルピーダメモリの敗戦から十余年。メモリとは違い複雑かつ高度な設計を必要とされるCPU、ロジック回路で世界最先端に追い付くのは容易ではないどころの話ではなく、ほぼ不可能と言うべきだろう。
ジム・ケラーを招聘するなら、話は違ってくるだろうが… 米国が国の至宝と言える技術者を他国の半導体産業に送り出す事は、普通に考えれば、まず有り得ない。
IBM 2nmプロセスというバズワードに踊らさせている限り、全体像を全く把握していない事は明らかだろう。だが確かに製造プロセスそのものは微細化している。現在の製造プロセスではEUV露光装置（極紫外線露光方式）が無ければ最先端のロジック半導体の製造は行えない。例えプロセスの配線幅が適当に付与された数字であってもだ。（TSMCの5nmプロセスなど）
更にEUV露光装置はオランダのASMLが独占的に開発、製造を行っている。20nmプロセスまでは日本の光学メーカーの存在感があったとされるが、その後に液浸露光装置が主流となった時点でASMLの独壇場になってしまった。因みに、EUV露光装置の前世代である液浸二重露光装置の価格が75億円程度であったものが、EUV露光装置では約200億円まで跳ね上がっている。当然ながら、これは製品価格に転嫁される事になる。
最先端のテクノロジーの現実を俯瞰し、的確に把握している人材を欠いているとしか思えないのは何とも嘆かわしい。少なくとも半導体製造関連に深く関わる技術者は、その点について理解されてはいるのだが... マネージメント層に理解が不足しているのは記事からも推察できるだろう。
日本が半世紀に渡って半導体、最先端ロジックの製造について架せられた足枷はあまりに大きすぎるのだ。
奥津哲雄
※1 見出し画像引用：東京エレクトロン